台积电CoWoS先进封装产能持续吃紧，而英特尔凭借灵活性更高的EMIB技术正斩获大量订单。面对竞争压力，这家晶圆代工龙头不得不调整策略以维持竞争优势。据外媒报道，台积电正试图借鉴英特尔的先进封装思路，开发类似技术以应对市场变局。

据悉，该项目在台积电内部被称为“准EMIB（quasi-EMIB）”，技术路径明显参考了英特尔的方案。

背景梳理：台积电传统的CoWoS-S（基板上晶圆级芯片堆叠）封装依赖大面积、高成本的硅中介层来连接处理器与高带宽内存（HBM）。这种全覆盖式的硅中介层底部布满均匀微凸块阵列，充当芯片间的互连介质。

随后推出的CoWoS-L方案对此进行了改良：弃用整片式硅中介层，转而采用柔性且低成本的再分布层（RDL）基板。同时，仅在各小芯片（Chiplet）需要进行高密度数据交换的局部区域，嵌入名为“局部硅互连（LSI）”的微型硅桥。这一设计兼顾了硅材料的高速传输特性与有机RDL基板的大尺寸成本优势。

尽管如此，英特尔的嵌入式多芯片互连桥（EMIB）在效率上仍具优势。该技术将微型硅“桥”直接嵌入有机基板内部，仅在芯片与硅桥的连接边缘布置高密度微凸块，从而在单一封装内实现多芯片互连。

换言之，EMIB摒弃了贯穿整个芯片的昂贵硅层或RDL布线，转而充当“局域微通道”，仅在需要通信的芯片之间建立连接。

英特尔方案的效率优势在于其无中间层架构：小芯片直接贴合在有机基板上，通过单次封装工艺即可跨越埋入式硅桥完成互连。

相比之下，台积电CoWoS-L依赖于独立的RDL中介层，LSI硅桥嵌入其中。这片“RDL+硅桥”复合结构需先在传统圆形硅晶圆上制造，再贴合至下方的有机基板，工艺流程包含两次独立的组装与贴装步骤。

此外，英特尔下一代EMIB-T技术将在嵌入式硅桥上直接加工硅通孔（TSV）。这些垂直布线通道允许电源与高速信号从封装底部垂直穿通硅桥，直达上方处理器或存储器，从而支持3D堆叠架构。

在此背景下，台积电将目光投向英特尔EMIB并不意外。据《The Information》披露，台积电正携手景硕科技（Kinsus Interconnect Technology Corp.）研发“类EMIB”封装方案。虽然细节尚未公布，但业界推测台积电意在彻底弃用RDL，全面转向EMIB式硅桥架构。

目前，台积电CoWoS-L产能已预订至2026年底，并延伸至2027年，部分订单交期长达78周。在产能严重供不应求的局面下，台积电急需开辟新的技术路线，以抵御英特尔在先进封装领域的攻势。